在PC机内存管理中，物理地址通常被划分为页框号（高位）和页内偏移量（低位）两部分，这种分段机制通过页表实现逻辑地址到物理地址的映射，支持虚拟内存管理，提升内存利用率与进程隔离性，为操作系统提供灵活的资源分配基础。
在计算机体系结构中,物理地址是内存芯片上实际存在的硬件地址，CPU通过它访问存储单元，理解物理地址的划分方式，需要从内存管理机制入手，虽然物理地址本身是一个完整的二进制数值，但在其生成过程中，系统会通过分段（Segmentation）和分页（Paging）机制将逻辑地址转换为物理地址，这一过程涉及多个关键步骤，以下从技术原理和实际应用角度展开说明。
分段机制：逻辑地址的首次划分
在x86架构的实模式下，CPU通过段基址（Segment Base）和偏移地址（Offset）的组合生成物理地址，逻辑地址表示为段寄存器:偏移值（如0x1234:0x5678），其物理地址计算公式为：
物理地址 = 段基址 × 16 + 偏移地址
这种设计将20位物理地址空间（1MB）划分为：
- 段基址（高16位）：存储在CS、DS等段寄存器中
- 偏移地址（低16位）：由指令中的操作数指定
示例：
若段寄存器值为0x2000，偏移地址为0x00FF，则
物理地址 = 0x2000 × 16 + 0x00FF = 0x200FF
分页机制：线性地址的二次划分
现代操作系统普遍采用保护模式，引入分页机制实现更精细的内存管理，此时地址转换分为两个阶段：
- 分段阶段：逻辑地址 → 线性地址
- 分页阶段：线性地址 → 物理地址
在分页机制中,线性地址被划分为三部分（以32位系统为例）：
| 页目录索引（10位） | 页表索引（10位） | 页内偏移（12位） |
|---|
CPU通过页目录表（PDT）和页表（PT）逐级查询，最终将线性地址映射到物理页框（Page Frame）。
现代系统的演进与应用
随着64位架构的普及,地址划分方式进一步优化：
- Intel 64架构：采用4级分页（PML4→PDP→PD→PT）
- ARMv8架构：支持最多4级页表转换
实际应用中的典型场景：
- 内存隔离：通过分页实现用户程序与内核空间隔离
- 虚拟内存：利用页表项标记”不存在”页面触发缺页中断
- 硬件加速：TLB（Translation Lookaside Buffer）缓存常用页表项
物理地址的划分本质上是内存管理单元（MMU）的工作机制体现，理解分段与分页的协同运作，不仅有助于优化程序内存访问模式，更是分析系统级性能问题的基础，随着5级分页等新技术的出现，地址转换机制仍在持续演进。
参考文献：
- Intel® 64 and IA-32 Architectures Software Developer Manuals
- Andrew S. Tanenbaum《现代操作系统（第4版）》
- ARM Architecture Reference Manual ARMv8-A
原创文章，发布者：酷盾叔，转转请注明出处：https://www.kd.cn/ask/5358.html
